搜索
查看: 573|回复: 0

于FpGA的图像采集模块设计 |引言 [复制链接]

Rank: 3Rank: 3

贡献值
53
金币
161
帖子
28
发表于 2017-7-27 23:26:38 |显示全部楼层


  

  图像采集是图像处理的前提。图像采集卡是常用的图像输入设备,通常占用pC机总线的一个插槽。它主要包括图像存储器单元、CCDCMOS摄像头接口、pC机总线接口等。传统的图像采集卡大多数采用pCI接口,这种图像采集卡适用于将模拟信号经AD转换器转换成数字信号,或本身就是数字信号,再通过pCI接口传输至pC机,进行图像处理。但使用嵌入式系统实现图像采集和处理时,带有pCI接口的图像采集卡就不适用。为此,这里提出一种适用于嵌入式系统的数字图像采集模块设计方案,实现图像数据采集、乒乓模式图像数据的缓存、图像数据的采集模块外部接口,并保证图像采集的高速性和连续性。

  图像采集系统设计

  图为图像采集系统框图。该系统包括OV图像数据采集板、FpGA的图像数据接收缓存板、两片SRAM构成的高速缓存以及系统外部接口。OV图像数据采集板主要完成图像数据采集,其图像数据总线、帧图像数据时钟、帧同步信号、行同步信号与FpGA图像数据接收缓存板相连,FpGA协调两片SRAM“乒乓模式的读写操作,并完成模块的外部接口。

  .OV图像数据采集板

  数字图像采集模块的核心是图像传感器。OV内置x的图像阵列,每秒可输出帧以上的图像;并集成有诸如曝光控制、伽马、增益、白色控制、彩色矩阵、彩色饱和度、色彩控制、窗口等照相功能。该器件能够通过串行SCCB接口编程,通过编程实现位和位格式的输出。

  ..OV电路设计

  该系统设计采用OV的电路如图所示。其中,SBB引脚接跳线,用于设置OV在复位时读取引脚状态或IC方式配置;UV引脚接上拉电阻,选择VQVGA工作状态xY引脚接上拉电阻,选择OVRGB数据格式输出:Y引脚接上拉电阻,选择OV位逐行扫描模式;pWDN引脚接地,OV不能工作在睡眠模式;UV~UVYYXCLKlHSYNCVSYNCpCLKHREFFODDFREX接针的插座,与FpGA相连,由FpGA输出时钟和控制信号控制V。在pCB设计时,应将模拟电源和数字电源、模拟地和数字地分开。电源的输入引脚接OμF的去耦电容和μF的防止电源浪涌的电容。模拟地和数字地分开布线,最后在一点接地。晶体振荡器应尽可能靠近器件放置,使其起振效果达到最佳。

  ..OV模块与FpGA板的连接

  图为V模块与FpGA板的接口电路,其中.VGND是由FpGA板供电接口,UVUVYY是图像数据的输出总线,VSYNC是图像帧同步信号,HREF是图像的行同步信号,pCLK是图像数据时钟在时钟的上升沿,图像数据发生跳变。

  ..MSpF组成IC配置电路

  设计中采用MSpFlll单片机配置OV,单片机通过JTAG接口下载程序,接入.kHz的低速晶体振荡器,供单片机使用。单片机的p.,p.端口分别作为IC总线的SCLKSDA引脚,各接电阻上拉到.V,增强了总线的驱动能力。单片机内部程序实现p.和p.组成的IC总线。

  ..OV主设备工作模式

  OV有主设备和从设备两种工作模式。该系统设计选用主设备工作模式。在主设备工作模式时,V可提供以下信号:水平行同步信号Hsync,即CHSYNC引脚输出状态,高电平有效;垂直场同步信号Vsync,即变频电源VSYNC引脚输出状态,高电平有效;图像数据信号,由UV~UVY~Y输出。图像数据同步时钟信号pclk,即pCLK引脚。通过这些信号,系统可采用FpGA接收OV的数据,正确采集每一帧图像数据,为后续数据存储和处理奠定基础。

  .FpGA的图像数据接收缓存板

  ..图像缓存方案

  采用高速SRAM切换模式,即乒乓模式。高速SRAM只有一个数据、地址和控制总线,可通过三态缓冲门分别接图像传感器和嵌入式系统。当图像传感器输出数据时,SRAM由三态门切换至图像传感器一侧,以使图像数据写入。当图像传感器输出数据结束后,SRAM再由三态门切换到嵌入式系统一侧以便嵌入式系统读写。在切换过程中,还应保证帧图像数据的完整性。这种方式的优点是SRAM可随机存取,同时易于得到较大容量的高速SRAM且价格适中。

  ..FpGA板模块电路

  图为电源部分的设计电路。其中,FpGA板接V直流电源的输入,经后,V的电压转换为V,经电容平滑滤波后,V的电压输人给.,得到.V电压。电源工作指示灯VD指示电源是否正常工作。同时,V的电压经.,转换为.V的电压输出,供给FpGA使用。

  图为RS一接口电路。该接口电路采用MAX。图中,TX_OUTl_FpGARX_INl_FpGATX_OUT_FpGARX_IN_FpGA连接至FpGAI/引脚,FpGA的输出经MAX的电平转换后,通过DB的插座与pC机串口连接,实现FpGApC机通信,便于后续NiosII嵌入式软核调试。为了实现高速图像的采集与存储,保证在高速图像采集中图像的完整性,必须含有缓冲区。利用两片SRAM,其成本较低、容量大、操作简单,能够完成图像数据缓冲功能。SRAM选用IDTV,容量为Kxlbit,访问速度为ns,使用两片SRAM即可构成Kxlbitx=Mbit的高速缓存,从而可实现图像数据的不间断传输。

  为了在FpGA内部嵌入NiosII软核,采用Flash存储器存储NiosII软核的程序,作为存储程序和数据的Flash存储器,要求操作简单、容量大、接口简单。凶此,选用TCFVBl-OAFTFlash存储器。Flash的地址总线,数据总线和控制引脚与FpGA的控制引脚相连,通过FpGA内部,挂载到NiosII软核的Avalon总线,实现读写控制。Flash的内部主要由存储阵列和控制逻辑电路、控制寄存器组成,并能产生忙信号

  .用EpCSl配置Cyclone系列FpGA

  该系统设计采用Ahera公司的Cyclone系列EplCQC型的FpGA。选用EpCSl系列配置器件,在主动串行配置ActiveSerialprogramming工作模式配置FpGAEpCSlMbitAhera专用配置器件.其本质是一块专用Flash,用于保存FpGA的配置信息。Cyclone系列是基于SRAMFpGA器件,可通过下载电缆在线配置该器件。掉电后。FpGA内部配置信息丢失。如果配合相应配置器件。FpGA在上电时,从配置器件读取配置内容,这样即可使用。

  .NiosU嵌入式软核处理器

  NiosII是基于哈佛结构的RISC通用嵌入式处理器软核,能与用户逻辑相结合,编程至AheraFpGA中。使用NiosII处理器的优势是明显的,只要FpGA的资源允许,NiosII核在同一FpGA中被植入的数量无限制,此外NiosII可植入的AheraFpGA的系列几乎没有限制,在这方面,Nios显然优于同类产品一XilinxMicroBlaze。另外,在开发工具的完备性方面、对常用的嵌入式操作系统支持方面,NiosII都优于MicroBlaze。就成本而言,NiosII的使用费仅仅是其占用的FpGA的逻辑资源费。因此,选用的FpGA越便宜,则NiosII的使用费就越低。在FpGA内部的NiosII创建完成后,需要对NiosII软核处理器进行编程。利用]NiosIIIDE集成调试环境编写调试程序,最后,程序下载到FpGA内部。

  .使用嵌入式逻辑分稳压电源析仪实时测试

  为了验证该系统工作,使用SignalTapII实时测试。通过JTAG把图像数据读回pC机,实时监测图像采集卡所采集的图像数据。具体的图像数据的采集验证如图所示。

  由图看到UV总线和Y总线输出的帧图像的各像素点的原始RGB值,在行有效时HREF为高电平为,,llRGB;,,RGB等。

  结语

  设计是在深入研究传统的图像采集模块的基础上,针对传统的pCI图像采集卡的弊端,设计适用于便携式嵌入式系统的图像采集模块。该系统实现了图像原始数据采集及缓存,保证了图像数据的连续和完整性,具有体积小、功耗低、速度快、接口简单的优点。


举报

您需要登录后才可以回帖 登录 | 注册

免责声明|Archiver| OFweek论坛 ( 粤ICP备06087881号-1 )   

GMT+8, 2017-11-22 01:44 , Processed in 0.090742 second(s), 29 queries .

Powered by OFweek中国高科技行业门户